FACOLTÀ	INGEGNERIA
ANNO ACCADEMICO	2012/13
CORSO DI LAUREA MAGISTRALE	Laurea Magistrale in Ingegneria Informatica
	Classe LM-32 – Lauree Magistrali in Ingegneria
	Informatica
INSEGNAMENTO	Architetture avanzate dei calcolatori
TIPO DI ATTIVITÀ	Caratterizzante
AMBITO DISCIPLINARE	Ingegneria informatica
CODICE INSEGNAMENTO	01475
ARTICOLAZIONE IN MODULI	NO
SETTORI SCIENTIFICO DISCIPLINARI	ING/INF 05
DOCENTE RESPONSABILE	Filippo SORBELLO
	Professore ordinario
	Università degli Studi di Palermo
CFU	12
NUMERO DI ORE RISERVATE ALLO	190
STUDIO PERSONALE	
NUMERO DI ORE RISERVATE ALLE	110
ATTIVITÀ DIDATTICHE ASSISTITE	
PROPEDEUTICITÀ	Nessuna
ANNO DI CORSO	Primo
SEDE DI SVOLGIMENTO DELLE	Consultare il sito www.ingegneria.unipa.it
LEZIONI	
ORGANIZZAZIONE DELLA DIDATTICA	Lezioni frontali, Esercitazioni in aula ed in
	laboratorio
MODALITÀ DI FREQUENZA	Obbligatoria
METODI DI VALUTAZIONE	1) progettazione e messa a punto, in gruppo, di
	un circuito FPGA sulla base di specifiche date.
	La complessità dell'architettura da progettare
	sarà legata alla consistenza del gruppo di lavoro:
	tipicamente 2 o 3 allievi.
	2) prova orale sugli argomenti trattati nel corso
	ed in particolari quelli inseriti nella prima, seconda e terza parte della voce <i>Obiettivi</i>
	formativi, più avanti riportata. La prova orale
	comprende anche la presentazione, <i>in gruppo</i> , di
	un approfondimento riguardante un argomento
	concordato.
	Per quanto riguarda gli argomenti di Storia la
	prova orale potrà essere sostituita da una
	presentazione, in gruppo, di un argomento
	concordato con il docente riguardante
	o l'approfondimento di un tema trattato a
	lezione o l'esposizione di un tema non trattato a
	lezione o la biografia di un personaggio della
	storia dell'informatica.
	3) test a risposta multipla sui seminari organiz-
	zati all'interno del Corso.
TIPO DI VALUTAZIONE	
THODI VALCTAZIONE	Voto in trentesimi

CALENDARIO DELLE ATTIVITÀ	Consultare il sito www.ingegneria.unipa.it
DIDATTICHE	
ORARIO DI RICEVIMENTO DEGLI	Martedì e mercoledì, dopo la lezione.
STUDENTI	

RISULTATI DI APPRENDIMENTO ATTESI

Conoscenza e capacità di comprensione

L'allievo, alla fine del corso, avrà acquisito conoscenze sull'evoluzione storica e sullo stato dell'arte delle architetture dei sistemi di elaborazione. In particolare saprà valutare le qualità e l'innovatività delle soluzioni architetturali dei nuovi processori in commercio. Saprà inoltre progettare, a livello funzionale e logico, nuove architetture per risolvere specifici problemi applicativi e realizzare soluzioni circuitali mediante processori FPGA Field Programmable Gate Array).

Capacità di applicare conoscenza e comprensione

Le conoscenze acquisite durante il corso sia mediante le lezioni frontali, sia mettendo a punto soluzione circuitali prototipali, mediante l'uso di schede con FPGA, lo rafforzeranno nella comprensione degli argomenti.

Inoltre lo sforzo progettuale per la progettazione dell'architettura e l'implementazione della relativa soluzione circuitale con FPGA, oggetto della tesina, consentiranno una auto-verifica delle conoscenze acquisite.

Autonomia di giudizio

La progettazione dell'architettura costituirà un fondamentale banco di prova per verificare le capacità acquisite.

A conclusione l'allievo sarà capace di affrontare, in autonomia, problemi non strutturati e prendere le opportune decisioni.

Abilità comunicative

L'allievo sarà capace di esporre con padronanza di linguaggio, con chiarezza e con la maturità derivante anche dalla conoscenza dell'evoluzione storica, le caratteristiche delle architetture dei moderni sistemi di elaborazione. Egli saprà dunque interloquire, anche nei gruppi di lavoro, con colleghi progettisti e con tecnici per affrontare e risolvere problemi del settore. Tale capacità verrà accentuata dall'obbligatorietà del lavoro di gruppo sia per la progettazione dell'architettura sia per l'approfondimento di un argomento concordato.

Capacità di apprendimento

L'allievo saprà affrontare in autonomia argomenti di architetture dei calcolatori sia a livello storico, sia a livello teorico sia a livello di progettazione funzionale e logica.

OBIETTIVI FORMATIVI

Il Corso si pone lo scopo di completare la preparazione dell'ingegnere informatico nel settore delle architetture dei sistemi di elaborazione.

La *prima* parte del corso fornirà una panoramica generale sulle tappe che hanno caratterizzato, nel tempo, il calcolo automatico ed i relativi strumenti.

Si evidenzierà in questo modo che gli attuali sistemi di calcolo elettronico sono il frutto di tante idee e sperimentazioni che nel tempo si sono succedute pur con i limiti delle tecnologie via via utilizzate.

La *seconda* parte del corso è destinata allo studio delle soluzioni architetturali note.

La *terza* parte è destinata all'insegnamento del linguaggio standard VHDL (*VHSIC* (*Very High Speed Integrated Circuits*) *Hardware Description Language*) per la progettazione di circuiti integrati digitali.

Insieme al linguaggio VHDL verrà insegnato l'analogo linguaggio Handel C, dalle prestazioni inferiori, ma fortemente orientato alla progettazione di circuiti FPGA e con una sintassi vicina al linguaggio C.

La *quarta* parte del corso è destinata alla descrizione delle tecnologie per la realizzazione di prototipi con circuiti FPGA ed in particolare alle soluzioni proposte dalla ditta Xilinx.

Le *attività di laboratorio* prevedono la progettazione assistita, *in gruppo*, di una architettura sulla base di specifiche date utilizzando il linguaggio VHDL o Handel C per la progettazione ed una scheda con un circuito FPGA per la realizzazione di un prototipo elettronico funzionante.

ORE FRONTALI	LEZIONI FRONTALI
10	= Storia dell'informatica: gli albori; gli ausili meccanici; le calcolatrici
	meccaniche; le macchine di Babbage; gli strumenti analogici; i primi
	calcolatori elettronici; i calcolatori elettronici a programma memorizzato;
	l'informatica in Italia.
10	= Fondamenti di progettazione degli elaboratori: categorie; linee di sviluppo
	della tecnologia; linee di sviluppo dei circuiti integrati; tendenze nei fattori di
	costo; dipendenza critica dei componenti; misurare le prestazioni.
	Principi quantitativi di progettazione: parallelismo; principio di località; legge
	di Amdahl; equazione delle prestazioni di un processore.
8	= richiami sulle architetture tradizionali (omogeneizzazione delle conoscenze
	da parte degli allievi);
6	= calcolatori con ridotto numero di istruzioni RISC;
4	= parallelismo a livello di istruzione e processori superscalari;
10	= unità di controllo: micro-operazioni, implementazioni cablate, controllo
	micro-programmato
10	= organizzazione parallela: processori multipli, multiprocessori simmetrici,
	cluster, calcolo vettoriale.
18	= linguaggio VHDL e HandelC per la descrizione dell'hardware
10	= caratteristiche dei circuiti FPGA della Xilinx e loro uso
1.1	SEMINARI
1 /1	l — Architattura dai maintrama a loro carattaristicha (organizzato in collabo l
14	= Architetture dei mainframe e loro caratteristiche. (organizzato in collabo-
14	razione con la ditta IBM).
14	=
14	razione con la ditta IBM).
	razione con la ditta IBM). ESERCITAZIONI
10	razione con la ditta IBM). ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su
10	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA.
10 TESTI	razione con la ditta IBM). ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall
10	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson)
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson) Mark Zwolinski: VHDL: progetto di sistemi digitali - Pearson
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson)
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture — Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori — Progetto e prestazioni - Pearson) Mark Zwolinski: VHDL: progetto di sistemi digitali - Pearson J. L. Hennessy, D. A. Patterson: Computer Architecture. A Quantitative
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson) Mark Zwolinski: VHDL: progetto di sistemi digitali - Pearson J. L. Hennessy, D. A. Patterson: Computer Architecture. A Quantitative Approach - (Titolo della versione in italiano: Architettura degli elaboratori –
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson) Mark Zwolinski: VHDL: progetto di sistemi digitali - Pearson J. L. Hennessy, D. A. Patterson: Computer Architecture. A Quantitative Approach - (Titolo della versione in italiano: Architettura degli elaboratori – Apogeo) =(Testo di riferimento per l'approfondimento di alcune parti)=
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson) Mark Zwolinski: VHDL: progetto di sistemi digitali - Pearson J. L. Hennessy, D. A. Patterson: Computer Architecture. A Quantitative Approach - (Titolo della versione in italiano: Architettura degli elaboratori – Apogeo) =(Testo di riferimento per l'approfondimento di alcune parti)= M.R. Williams, A History of Computing Technology, Prentice-Hall. (versione
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson) Mark Zwolinski: VHDL: progetto di sistemi digitali - Pearson J. L. Hennessy, D. A. Patterson: Computer Architecture. A Quantitative Approach - (Titolo della versione in italiano: Architettura degli elaboratori – Apogeo) =(Testo di riferimento per l'approfondimento di alcune parti)= M.R. Williams, A History of Computing Technology, Prentice-Hall. (versione in italiano dal titolo Storia dei computer a cura della Casa editrice Muzzio) o
10 TESTI	ESERCITAZIONI = Realizzazione in laboratorio di una architettura sistema implementato su una scheda con FPGA. William Stalling: Computer Organization and Architecture – Prentice Hall (Titolo della versione in italiano: Architettura e organizzazione dei calcolatori – Progetto e prestazioni - Pearson) Mark Zwolinski: VHDL: progetto di sistemi digitali - Pearson J. L. Hennessy, D. A. Patterson: Computer Architecture. A Quantitative Approach - (Titolo della versione in italiano: Architettura degli elaboratori – Apogeo) =(Testo di riferimento per l'approfondimento di alcune parti)= M.R. Williams, A History of Computing Technology, Prentice-Hall. (versione in italiano dal titolo Storia dei computer a cura della Casa editrice Muzzio) o in alternativa William Aspray (ed) Computing Before Computers liberamente