

FACOLTÀ	INGEGNERIA
ANNO ACCADEMICO	2013-14
CORSO DI LAUREA MAGISTRALE	Ingegneria Informatica
INSEGNAMENTO	Architetture avanzate dei calcolatori (C.I.)
TIPO DI ATTIVITÀ	Caratterizzante
AMBITO DISCIPLINARE	Ingegneria informatica
CODICE INSEGNAMENTO	16975
ARTICOLAZIONE IN MODULI	SI due
SETTORI SCIENTIFICO DISCIPLINARI	ING-INF/05
DOCENTE RESPONSABILE	Filippo SORBELLO (modulo 1) Professore ordinario Università degli Studi di Palermo filippo.sorbello@unipa.it
ALTRO DOCENTE DI RIFERIMENTO	Giorgio VASSALLO (modulo 2) Ricercatore universitario Università degli studi di Palermo giorgio.vassallo@unipa.it
CFU	12
NUMERO DI ORE RISERVATE ALLO STUDIO PERSONALE	192
NUMERO DI ORE RISERVATE ALLE ATTIVITÀ DIDATTICHE ASSISTITE	108
PROPEDEUTICITÀ	Reti logiche. Elettronica applicata.
ANNO DI CORSO	1
SEDE DI SVOLGIMENTO DELLE LEZIONI	Consultare il sito www.ingegneria.unipa.it
ORGANIZZAZIONE DELLA DIDATTICA	Lezioni frontali. Esercitazioni in aula ed in laboratorio. Seminario sui mainframe tenuto da specialisti <i>senior</i> della ditta IBM
MODALITÀ DI FREQUENZA	Obbligatoria
METODI DI VALUTAZIONE	L'esame, che può essere sostenuto anche in più sedute, prevede: 1) una presentazione delle caratteristiche tecniche e delle soluzioni architettoniche innovative del progetto, messo a punto <i>in gruppo</i> , di un circuito FPGA sulla base di specifiche date. La complessità dell'architettura assegnata è legata alla consistenza del gruppo di lavoro: tipicamente 2 o 3 allievi. 2) una prova orale sugli argomenti trattati nel corso meglio descritti nella prima, seconda e terza parte della voce <i>Obiettivi formativi</i> , più avanti riportata. Per quanto riguarda gli argomenti di Storia (prima parte della voce Obiettivi formativi) la prova orale potrà essere sostituita da una presentazione, <i>in gruppo</i> , di un argomento concordato con il docente riguardante <i>o l'approfondimento di un tema trattato a lezione o l'esposizione di un tema non trattato a</i>

	<p><i>lezione o la biografia di un personaggio della storia dell'informatica.</i></p> <p>3) la presentazione, <i>in gruppo</i>, di un approfondimento riguardante un argomento concordato.</p> <p>4) una prova scritta con domande a risposta multipla sulle architetture mainframe.</p> <p>I gruppi di lavoro di cui sopra non sono necessariamente coincidenti..</p>
TIPO DI VALUTAZIONE	Voto in trentesimi ottenuto come media pesata delle prove descritte nel punto precedente.
PERIODO DELLE LEZIONI	Primo e secondo semestre
CALENDARIO DELLE ATTIVITÀ DIDATTICHE	Consultare il sito di Facoltà www.ingegneria.unipa.it .
ORARIO DI RICEVIMENTO DEGLI STUDENTI	Martedì dopo la lezione o su appuntamento.

<p>RISULTATI DI APPRENDIMENTO ATTESI</p> <p>Conoscenza e capacità di comprensione</p> <p>L'allievo, alla fine del corso, avrà acquisito conoscenze sull'evoluzione storica e sullo stato dell'arte delle architetture dei sistemi di elaborazione. Saprà quindi valutare le caratteristiche e l'innovatività delle soluzioni architettoniche dei nuovi processori in commercio. Saprà inoltre progettare, a livello funzionale e logico, nuove architetture per risolvere specifici problemi applicativi e realizzare soluzioni circuitali mediante l'uso di processori FPGA (Field Programmable Gate Array).</p> <p>Tutta l'organizzazione del Corso concorre al raggiungimento di questo obiettivo. Le lezioni frontali, le esercitazioni, la progettazione e realizzazione di un prototipo funzionante si legano armoniosamente per consentire una matura padronanza degli argomenti.</p> <p>La modalità di svolgimento degli esami consente di verificare (e di autoverificare) il raggiungimento dei risultati attesi.</p> <p>Capacità di applicare conoscenza e comprensione</p> <p>Le conoscenze acquisite durante il corso sia mediante le lezioni frontali, sia mettendo a punto soluzioni circuitali prototipali, mediante l'uso di schede con FPGA, lo rafforzeranno nella comprensione degli argomenti.</p> <p>Le lezioni frontali, le esercitazioni assistite tendono tutte ad applicare la conoscenza e la comprensione degli argomenti trattati.</p> <p>Lo sforzo progettuale per la progettazione dell'architettura e l'implementazione della relativa soluzione circuitale con FPGA, oggetto del progetto e della relativa tesina, consentiranno, anche in questo caso, una auto-verifica delle conoscenze acquisite.</p> <p>Autonomia di giudizio</p> <p>L'allievo, a conclusione del Corso, sarà capace di analizzare, interpretare, descrivere e valutare le architetture classiche e quelle che via via saranno presenti sul mercato. Quanto sopra varrà anche nel caso di informazioni incomplete, limitate o parzialmente errate.</p> <p>L'allievo sarà capace di affrontare, in autonomia, problemi non strutturati e prendere le opportune decisioni.</p> <p>Abilità comunicative</p> <p>L'allievo sarà capace di esporre con padronanza di linguaggio, con chiarezza e con la maturità derivante anche dalla conoscenza dell'evoluzione storica, le caratteristiche delle architetture dei</p>

sistemi di elaborazione e delle soluzioni innovative presenti e future.

Egli saprà dunque interloquire, nei gruppi di lavoro, con colleghi progettisti e con tecnici per affrontare e risolvere problemi del settore.

Tale capacità viene accentuata dall'obbligatorietà del lavoro di gruppo sia per la progettazione dell'architettura, sia per la presentazione delle caratteristiche tecniche e delle soluzioni architettoniche innovative del progetto, sia per l'approfondimento di un argomento concordato, sia per la presentazione dell'argomento di Storia dell'informatica. La circostanza della non coincidenza dei gruppi di lavoro per le attività di valutazione di cui al punto precedente costringono ad affinare le abilità comunicative.

Capacità di apprendimento

L'allievo saprà affrontare in autonomia argomenti di architetture dei calcolatori sia a livello storico, sia a livello teorico, sia a livello di progettazione funzionale e logica.

Tale capacità è costruita durante le attività previste nel corso essendo necessario preparare le tesine per il progetto dell'architettura, per l'approfondimento dell'argomento, per l'approfondimento dell'argomento di Storia dell'informatica.

OBIETTIVI FORMATIVI

Il Corso si pone lo scopo di completare la preparazione dell'ingegnere informatico nel settore delle architetture dei sistemi di elaborazione.

Obiettivi formativi del modulo 1

La **prima** parte del corso fornirà una panoramica generale sulle tappe che hanno caratterizzato, nel tempo, il calcolo automatico ed i relativi riferimenti teorici ed applicativi.

Si evidenzierà in questo modo che gli attuali sistemi di calcolo elettronico sono il frutto di tante idee e sperimentazioni che nel tempo si sono succedute pur con i limiti delle tecnologie via via utilizzate.

La **seconda** parte del corso è destinata allo studio delle architetture dei sistemi di elaborazione.

Obiettivi formativi del modulo 2

La **terza** parte è destinata all'insegnamento del linguaggio standard VHDL [*VHSIC (Very High Speed Integrated Circuits) Hardware Description Language*] per la progettazione di circuiti integrati digitali.

La **quarta** parte del corso è destinata alla descrizione delle tecnologie dei circuiti FPGA e delle schede per la costruzioni di prototipi della Ditta Xilinx.

Le **attività di laboratorio** prevedono la progettazione assistita, *in gruppo*, di una architettura sulla base di specifiche date utilizzando il linguaggio VHDL per la progettazione ed una scheda Xilinx, con un circuito FPGA, per la realizzazione di un prototipo elettronico funzionante.

MODULO	ORE FRONTALI	LEZIONI FRONTALI
I	10	= Storia dell'informatica: gli albori; gli ausili meccanici; le calcolatrici meccaniche; le macchine di Babbage; gli strumenti analogici; i primi calcolatori elettronici; i calcolatori elettronici a programma memorizzato; l'informatica in Italia.
I	10	= Fondamenti di progettazione degli elaboratori: categorie; linee di sviluppo della tecnologia; linee di sviluppo dei circuiti integrati; tendenze nei fattori di costo; dipendenza critica dei componenti; misura delle prestazioni. Principi quantitativi di progettazione: parallelismo; principio di località; legge di Amdahl; equazione delle prestazioni di un

		processore.
<i>1</i>	8	= richiami sulle architetture tradizionali
<i>1</i>	6	= calcolatori con ridotto numero di istruzioni RISC;
<i>1</i>	4	= parallelismo a livello di istruzione e processori superscalari;
<i>1</i>	10	= unità di controllo: micro-operazioni, implementazioni cablate, controllo micro-programmato
<i>1</i>	10	= organizzazione parallela: processori multipli, multiprocessori simmetrici, cluster, calcolo vettoriale.
<i>2</i>	8	= linguaggio VHDL per la descrizione dell'hardware
<i>2</i>	10	= caratteristiche dei circuiti FPGA della Xilinx e loro uso
		SEMINARI
<i>2</i>	14	= Architetture dei mainframe e loro caratteristiche. (organizzato in collaborazione con la ditta IBM).
		ESERCITAZIONI
<i>2</i>	8	= Esempi di applicazione del linguaggio VHDL per la descrizione dell'hardware
<i>2</i>	10	= Progettazione e realizzazione in laboratorio di una architettura sulla base di specifiche date utilizzando il linguaggio VHDL per la progettazione ed una scheda Xilinx, con un circuito FPGA, per la realizzazione di un prototipo elettronico funzionante.

TESTI CONSIGLIATI	William Stallings: <i>Computer Organization and Architecture</i> – Prentice Hall (Titolo della versione in italiano: <i>Architettura e organizzazione dei calcolatori – Progetto e prestazioni</i> - Pearson)
	Mark Zwolinski: <i>VHDL: progetto di sistemi digitali</i> - Pearson
	J. L. Hennessy, D. A. Patterson: <i>Computer Architecture. A Quantitative Approach</i> - (Titolo della versione in italiano: <i>Architettura degli elaboratori – Apogeo</i>) =(Testo di riferimento per l'approfondimento di alcune parti)=
	M.R. Williams, <i>A History of Computing Technology</i> , Prentice-Hall. (Titolo della versione in italiano <i>Storia dei computer</i> - Casa editrice Muzzio) o in alternativa William Aspray (ed) <i>Computing Before Computers</i> liberamente scaricabile dal sito http://ed-thelen.org/comp-hist/CBC.html .
	Materiale fornito durante il Corso.